机读格式显示(MARC)

• 000 01502nam0 2200325 450

• 001 0000497167

• 005 20230808172523.0

• 010 __ |a 978-7-121-45725-8 |d CNY125.00 |f CNY187.50

• 035 __ |a (O310104BKS)01002023308478

• 039 __ |a A310000SHL |b UCS01004455478 |c 01002023308478

• 100 __ |a 20230703d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a AMD FPGA设计优化宝典 |A AMD FPGA she ji you hua bao dian |b 专著 |e 面向Vivado/System Verilog |f 高亚军编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2023.07

• 215 __ |a 432页 |c 图 |d 26cm

• 300 __ |a EDA精品智汇馆

• 330 __ |a 本书以Xilinx公司7系列FPGA、UltraScale/UltraScale+和Versal ACAP内部架构为基础，介绍了与之匹配的RTL代码风格(采用Sytem Verilog语言)和基于Vivado的设计分析方法。全书共10章，包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机等的代码风格与优化方法，以及扇出和布线拥塞的优化方法。

• 333 __ |a 本书可供电子工程领域内的本科高年级学生和研究生学习参考，也可供FPGA工程师和自学者参考使用

• 606 0_ |a 可编程序逻辑阵列 |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 高亚军 |A gao ya jun |4 编著

• 801 _0 |a CN |b 人天书店 |c 20230718

• 856 __ |q image |s 3525.16K |u http://www.cxstar.com/Book/Detail?pinst=P6u77RH0me5oQF0l5w3&ruid=2c8854300005f8XXXX

• 904 __ |a 2c8854300005f8XXXX |b 计算机科学与技术 |c 不可供 |d 成人学术 |e 否

• 905 __ |a LYVC |d TP332.1/E0003452

• 906 __ |a E0003452 |b E0003452 |c TP332.1/E0003452 |d 电子图书 |e 187.50

• 920 __ |a 441400 |z 1