机读格式显示(MARC)

• 000 01415nam 2200325 450

• 001 0000117194

• 005 20190530105600.0

• 010 __ |a 978-7-121-23826-0 |d CNY43.00

• 099 __ |a CAL 012015034877

• 100 __ |a 20140814e20142010em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a FPGA/CPLD应用技术 |A Fpga/cpld Ying Yong Ji Shu |e Verilog语言版 |f 王静霞主编

• 205 __ |a 第2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2014

• 215 __ |a 316页 |c 图 |d 26cm

• 225 2_ |a 全国高等职业教育规划教材·精品与示范系列 |A Quan Guo Gao Deng Zhi Ye Jiao Yu Gui Hua Jiao Cai ·jing Pin Yu Shi Fan Xi Lie

• 300 __ |a 全国高等职业教育“十二五”规划教材 中国电子教育学会推荐教材 国家精品课配套教材

• 330 __ |a 本书以工作任务为导向，系统地介绍数字系统设计开发环境、可编程逻辑器件的结构和开发工具软件、Verilog HDL语言及其应用、组合逻辑电路设计、时序逻辑电路设计、数字系统的验证、数字系统设计实践等。

• 410 _0 |1 2001 |a 全国高等职业教育规划教材·精品与示范系列 |A Quan Guo Gao Deng Zhi Ye Jiao Yu Gui Hua Jiao Cai·Jing Pin Yu Shi Fan Xi Lie

• 517 0_ |a Verilog语言版 |A Verilog Yu Yan Ban

• 606 0_ |a 可编程序逻辑阵列 |A Ke Bian Cheng Xu Luo Ji Zhen Lie |x 系统设计 |x 高等职业教育 |j 教材

• 610 0_ |a FPGA |A Fpga |a CPLD

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 王静霞 |A Wang Jing Xia |4 主编

• 801 _0 |a CN |b ASUST |c 20150403

• 905 __ |a LYVC |d TP332.1/6=2

• 920 __ |a 441400 |z 1